### 明細書

遅延時間補正回路、ビデオデータ処理回路及びフラットディスプレイ装置

### 発明の背景

5

15

20

25

### 技術分野

本発明は、遅延時間補正回路、ビデオデータ処理回路及びフラットディスプレイ装置に関し、例えば絶縁基板上に駆動回路を一体に形成した液晶表示装置に適用することができる。本発明は、入力データにダミーデータを介挿して入力データの論理レベルを強制的に切り換えることにより、TFT等による論理回路において遅延時間の変化を有効に回避することができる。

### 背景技術

近年、例えばPDA、携帯電話等の携帯端末装置に適用されるフラットディスプレイ装置である液晶表示装置においては、液晶表示パネルを構成する絶縁基板であるガラス基板上に、液晶表示パネルの駆動回路を一体に集積化して構成するものが提供されるようになされている。

すなわちこの種の液晶表示装置は、液晶セルと、この液晶セルのスイッチング 素子である低温ポリシリコンTFT (Thin Film Transistor;薄膜トランジスタ )と、保持容量とによる画素をマトリックス状に配置して表示部が形成され、こ の表示部の周囲に配置した各種の駆動回路により表示部を駆動して各種の画像を 表示するようになされている。

このような液晶表示装置においては、例えば順次ラスタ走査順に入力されてなる各画素の階調を示す階調データを奇数列及び偶数列の階調データに分離し、これら奇数列及び偶数列の階調データに基づいて、それぞれ表示部の上下に設けた 奇数列用及び偶数列用の水平駆動回路で表示部を駆動することにより、表示部における配線パターンを効率良くレイアウトして高精細に画素を配置するようになされている。

このように各水平駆動回路における階調データの処理においては、液晶表示装置に入力する階調データの配列との関係で、例えば特開平10-17371号公

報、特開平10-177368号公報等に、種々の工夫が提案されるようになされている。

このような液晶表示装置に適用される低温ポリシリコンTFTによるこの種の 論理回路においては、長期間、入力値がLレベルに保持されると、続く論理レベ 5 ルの立ち上がりの応答において遅延時間が長くなり、これにより直前の論理レベ ルの長さに応じて遅延時間が変化する問題がある。

すなわち第1図及び第2図に示すようにこの種の論理回路において、例えば、メインクロックMCK(第2図(A))に同期した入力データD1(第2図(B))をレベルシフタ1に入力し、0~3 [V]による振幅を0~6 [V]に変換して出力する場合に、入力データD1の論理レベルがデューティー比50 [%]により切り換わっている期間T1において、遅延時間tdは、ほぼ一定となる。これに対して期間T2により示すように、入力データD1の論理レベルがLレベルに長時間保持されると、直後の遅延時間td1においては、期間T1における遅延時間tdより長くなる(第2図(C))。

15 これにより第3図に示すように、階調データの各ビットD1(第3図(B1)及び(B2))をレベルシフトさせてサブクロックSCK(第3図(A))によりラッチする場合に、この階調データが高転送速度によるデータの場合、この階調データの各ビットD1において論理レベルがデューティー比50 [%] により切り換わっている期間T1においては、このサブクロックSCKにより正しくレベルシフタ1の出力データD2Aをラッチできるのに対し(第3図(B1)及び(C1))、例えば垂直ブランキング期間VBLの直後においては、正しくレベルシフタ1の出力データD2をラッチできなくなる(第3図(B2)及び(C2))。

このように正しくデータをラッチできない場合、液晶表示装置においては、上 並したように、階調データを偶数列と奇数列とに分離して高解像度の表示部を駆 動する場合、垂直ブランキング期間の直後において、局所的に誤った階調により 画素を駆動することになる。また例えば黒色の背景の中にウィンドウ形状により 白色の領域を表示する場合に、この白色の領域の走査開始端側でも、同様に誤っ た階調により画素を駆動することになる。また液晶表示装置においては、このよ

うな階調データD1が表示部の階調数に対応する例えば6ビットパラレルにより入力され、このような遅延時間の変化においては、階調データの各ビットで発生することにより、階調データの特定ビットだけ誤ったデータをラッチする場合も発生し、これらにより表示に供する画像によっては、著しく見苦しくなる。

5

10

25

### 発明の開示

本発明は以上の点を考慮してなされたもので、TFT等による論理回路において遅延時間の変化を有効に回避することができる遅延時間補正回路、このような遅延時間補正回路によるビデオデータ処理回路及びフラットディスプレイ装置を提案しようとするものである。

かかる課題を解決するため本発明においては、遅延時間補正回路に適用して、 一定の周期で、一定期間の間、一定の論理レベルに保持される休止期間を有する 入力データを処理するデータ処理回路に対して、休止期間の間の所定のタイミン グで、入力データに一定の論理レベルとは逆の論理レベルによるダミーデータを 15 介挿する。

本発明の構成により、遅延時間補正回路に適用して、一定の周期で、一定期間の間、一定の論理レベルに保持される休止期間を有する入力データを処理するデータ処理回路に対して、休止期間の間の所定のタイミングで、入力データに一定の論理レベルとは逆の論理レベルによるダミーデータを介挿すれば、何らダミージータを介挿しない場合に比して、続く論理レベルの変化における遅延時間を短くし得、その分、TFT等による論理回路において遅延時間の変化を有効に回避することができる。

また本発明においては、一定の周期で、一定期間の間、一定の論理レベルに保 持される休止期間を有する入力データを処理するデータ処理回路に適用して、休 止期間の間の所定のタイミングで、入力データに一定の論理レベルとは逆の論理 レベルによるダミーデータを介挿する。

これにより本発明の構成によれば、TFT等による論理回路において遅延時間の変化を有効に回避して、この遅延時間の変化による各種影響を有効に回避してデータ処理することができる。

また本発明においては、フラットディスプレイ装置に適用して、階調データの 水平プランキング期間の間の所定のタイミングで、階調データに水平プランキン グ期間の論理レベルとは逆の論理レベルによるダミーデータを介挿して階調デー タを処理する。

5 これにより本発明の構成によれば、TFT等による論理回路において遅延時間 の変化を有効に回避して、この遅延時間の変化による各種影響を有効に回避して 所望の画像を表示することができる。

本発明によれば、TFT等による論理回路において遅延時間の変化を有効に回 10 避することができるビデオデータ処理回路及びフラットディスプレイ装置を提供 することができる。

# 図面の簡単な説明

第1図は、遅延時間の変化の説明に供するプロック図である。

15 第2図は、遅延時間の変化の説明に供するタイミングチャートである。

第3図は、垂直プランキング期間と遅延時間との関係を示すタイミングチャートである。

第4図は、本発明に係る遅延時間の補正原理の説明に供するプロック図である

20 第5図は、第4図に係る補正原理の説明に供するタイミングチャートである。 第6図は、垂直ブランキング期間と遅延時間との関係を示すタイミングチャートである。

第7図は、遅延時間が減少する場合について、遅延時間の変化の説明に供する タイミングチャートである。

25 第8図は、本発明の実施例1に係る液晶表示装置を示すブロック図である。

第9図は、第8図の液晶表示装置におけるシリアルパラレル変換回路を周辺構成と共に示すブロック図である。

第10回は、第9回のシリアルパラレル変換回路におけるラッチ回路を示す接続回である。

第11図は、第9図のシリアルパラレル変換回路におけるダウンコンパータを 示す接続図である。

第12図は、実施例2に係る遅延時間の変化の説明に供する略線図である。

第13図は、第12図の遅延時間の変化の説明に供するタイミングチャートで 5 ある。

## 発明を実施するための最良の形態

以下、適宜図面を参照しながら本発明の実施例を詳述する。

### (1) 遅延時間補正原理

第4図は、第1図との対比により本発明に係る遅延時間補正原理の説明に供するプロック図である。この補正原理においては、一定の周期で、一定期間の間、一定の論理レベルに保持される入力データを処理するデータ処理回路に対して、この一定の論理レベルに保持される期間の間の所定のタイミングで、この一定の論理レベルとは逆の論理レベルによるダミーデータを入力データに介挿する。なおここでこのように一定の周期で、一定期間の間、一定の論理レベルに保持される期間は、例えばビデオデータにおける水平ブランキング期間のように、有意なデータの伝送に供していない期間であり、以下においては、この期間を適宜、休止期間と呼ぶ。

すなわちこのデータ処理回路が例えばレベルシフタ1であって、第5図に示す 20 ように、メインクロックMCK(第5図(A))に同期した階調データD1を振幅0~3 [V]から振幅0~6 [V]に補正して出力データD2を出力する場合に(第5図(B)及び(D))、この階調データD1が一定の周期で、一定期間の間、一定の論理レベルに保持される水平ブランキング期間T2の間、論理レレベルから立ち上がるダミーデータDDを階調データD1に介挿する。このため例 25 えばオア回路4を介して、このダミーデータDDによるリセットパルスHDrs tを階調データD1に介挿する(第5図(C))。

これによりこの補正原理においては、何らダミーデータDDを介挿しない場合 に比して、この水平ブランキング期間T2の直後の論理レベルの立ち上がりにお ける遅延時間 t d 1を短くするようになされ、直前の論理レベルの長さに応じて

遅延時間が変化する問題を解決するようになされている。すなわちこのようにダミーデータDDを介揮すれば、強制的に入力データの論理レベルに切り換えて、何らダミーデータDDを介揮しない場合に比して、入力データの論理レベルを論理Lレベルに保持する期間を短くすることができ、その分、この入力データD1によるデータ列において、遅延時間の変動を少なくすることができる。従ってその分、誤ったデータのラッチ等を有効に回避することができる。

すなわち第3図との対比により第6図に示すように、このような論理回路出力をサブクロックSCK(第6図(A))でサンプリングする場合にあっても、垂直ブランキング期間VBLの間の水平ブランキング期間でダミーデータDDが介揮されていることにより、垂直ブランキング期間VBLに続く論理レベルの立ち上がりにおける出力データD2の遅延時間を短くし得、有効映像期間における場合と同様のタイミングにより出力データD2をサンプリングしてラッチすることができ(第6図(B1)~(C2))、これにより垂直ブランキング期間VBLの立ち上がりに対応する画素を正しい階調により表示することができる。また黒レベルが数ライン連続して白レベルに立ち上がるような場合、さらには複数ビットの特定ビットが数ライン連続してLレベルに保持されて立ち上がるような場合でも、正しく入力データD1をラッチし得、これにより液晶表示装置に適用して各画素の階調を正しく表示することができる。

15

20

25

ところで第2図について上述した遅延時間の変化においては、入力データD1 が長時間論理Lレベルに保持された直後に、論理レベルが立ち上がった場合に、この立ち上がった論理レベルの立ち下がりが遅延するものである。しかしながらこのような論理レベルの立ち上がりのタイミングを詳細に検討したところ、入力データD1が長時間論理Lレベルに保持された場合、立ち上がりのタイミングにあっては、第3図との対比により第7図に示すように、立ち下がりのタイミングとは逆に、遅延時間が短くなることが判った(第7図(A)~(C2))。これにより入力データD1をサンプリングするタイミングが、論理レベルが切り換わる直前に設定されている場合であって、サンプリングに係る位相余裕が少ない場合、この立ち上がりのタイミングに係る遅延時間の変化によっても、データを正しく処理できなくなる。

しかしながらこのような設定に係る場合でも、この補正原理に係るように休止 期間にダミーデータを介揮すれば、このような立ち上がりに係る遅延時間の減少 する方向への遅延時間の変化についても補正することができ、これにより例えば 液晶表示装置に適用して各画素の階調を正しく補正することができる。

5

## (2) 実施例1の構成

第8回は、本発明の実施例1に係る液晶表示装置を示すプロック図である。この液晶表示装置11においては、この第8図に示す各駆動回路が表示部12の絶縁基板であるガラス基板上に一体に作成され、後述する水平駆動回路、タイミングジェネレータ等の駆動回路においては、低温ポリシリコンによるTFTにより作成される。

ここで表示部12は、液晶セルと、この液晶セルのスイッチング素子であるT FTと、保持容量とにより各画素が形成され、この各画素をマトリックス状に配置して矩形形状により形成される。

15 垂直駆動回路13は、タイミングジェネレータ14から出力される各種タイミング信号により、この表示部12のゲート線を駆動し、これによりライン単位で表示部12に設けられた画素を順次選択する。水平駆動回路150及び15Eは、それぞれ表示部12の上下に設けられ、シリアルパラレル(SP)変換回路16から出力される奇数列及び偶数列の階調データDod及びDevを順次循環的にラッチした後、各ラッチ出力をディジタルアナログ変換処理し、その結果得られる駆動信号により表示部12の各信号線を駆動する。これにより水平駆動回路150及び15Eは、それぞれ表示部12の奇数列及び偶数列の信号線を駆動し、垂直駆動回路13で選択された各画素を階調データDod及びDevに応じた階調に設定する。

25 タイミングジェネレータ14は、この液晶表示装置11の上位の装置から供給 される各種基準信号より、この液晶表示装置11の動作に必要な各種タイミング 信号を生成して出力する。シリアルパラレル変換回路16は、この液晶表示装置 11の上位の装置から出力される階調データD1を奇数列及び偶数列の階調データD od及びDevに分離して出力する。ここで階調データD1は、各画素の階

調を示すデータであり、表示部12の画素の配列に対応する赤色、青色、緑色の 色データのラスタ走査順の連続によるビデオデータにより形成されるようになさ れている。

第9図は、このシリアルパラレル変換回路16を関連する構成を共に示すプロック図である。このシリアルパラレル変換回路16は、0~3 [V] による階調データD1の振幅をレベルシフタ21により0~6 [V] の振幅に変換した後、ラッチ回路22、23により交互にラッチして奇数列及び偶数列の階調データDod及びDevに分離し、ダウンコンバータ24、25により元の振幅に戻して出力する。これによりシリアルパラレル変換回路16は、レベルシフタ21によるレベルシフトにより階調データD1の振幅を拡大して処理して、高転送レートによる階調データD1を確実に2系統の階調データに分離するようになされている。

この階調データD1に係る処理において、シリアルパラレル変換回路16は、レベルシフタ21の出力段にオア回路27が設けられ、このオア回路27により階調データD1の水平ブランキング期間で、階調データD1にダミーデータDDが介挿される。これによりこの液晶表示装置11では、階調データD1が長時間 Lレベルに保持されることによる遅延時間の変化を防止し、続くラッチ回路22、23において、正しく階調データD1をラッチできるようになされている。なおこの液晶表示装置11では、レベルシフタ21で発生する遅延時間の変化だけでは、誤って階調データD1をラッチしないことにより、このようにレベルシフタ21の出力段において、ダミーデータDDを介挿するようになされている。

15

20

このためタイミングジェネレータ(TG)14においては、各水平ブランキングの期間の間で信号レベルが立ち上がるリセットパルスHDrstを出力してオア回路27に供給するようになされている。

25 第10図は、ラッチ回路22を示す接続図である。ラッチ回路22及び23に おいては、ラッチのタイミングを制御するサンプリングパルスsp及びxspが それぞれタイミングジェネレータ14から供給される点を除いて同一に構成され ることにより、以下においては、ラッチ回路22についてのみ構成を説明し、ラッチ回路23については説明を省略する。またリセットパルスrstに係る処理

については、記載を省略して示す。

20

25

このラッチ回路22においては、サンプリングパルスspをインパータ31に 入力し、このサンプリングパルス s p の反転信号を生成する。ラッチ回路 2 2 は 、このサンプリングパルスspによりオン状態に切り換わるPチャンネルMOS トランジスタQ1、インバータ31より出力されるラッチパルスspの反転信号 によりオン状態に切り換わるNチャンネルMOSトランジスタQ2によりそれぞ れ正側及び負側電源VDD及びVSSに接続されてなるインバータ32に階調デ ータD1が入力される。またそれぞれサンプリングパルス s p の反転信号により オン状態に切り換わるPチャンネルMOSトランジスタQ3、サンプリングパル スspによりオン状態に切り換わるNチャンネルMOSトランジスタQ4により 10 正側及び負側電源VDD及びVSSに接続されてなるインバータ33の出力と、 インバータ32の出力とが接続され、これらインバータ33、32の出力が、イ ンバータ33と入力を共通に接続してなるインバータ34に接続される。これに よりラッチ回路22は、ラッチセルを構成し、サンプリングパルスspにより階 調データD1をラッチするようになされている。 15

またラッチ回路22においては、それぞれサンプリングパルスspの反転信号によりオン状態に切り換わるPチャンネルMOSトランジスタQ5、サンプリングパルスspによりオン状態に切り換わるNチャンネルMOSトランジスタQ6により正側及び負側電源VDD及びVSSに接続されてなるインバータ35にインバータ34の出力が供給される。またサンプリングパルスspによりオン状態に切り換わるPチャンネルMOSトランジスタQ7、サンプリングパルスspの反転信号によりオン状態に切り換わるNチャンネルMOSトランジスタQ8によりそれぞれ正側及び負側電源VDD及びVSSに接続されてなるインバータ36の出力と、インバータ35の出力とが接続され、これらインバータ35、36の出力が、インバータ36と入力を共通に接続してなるインバータ37の出力に接続される。ラッチ回路22は、このインバータ37の出力がバッファ38を介して出力される。これによりラッチ回路22は、階調データD1をそれぞれ奇数列及び偶数列により分離してなる振幅0~6[V]の階調データDod1及びDev1を出力するようになされている。

9

第11図は、ダウンコンパータ24を示す接続図である。ダウンコンパータ24、25は、処理対象のデータが異なる点を除いて同一に構成されることにより、以下においては、ダウンコンパータ24についてのみ構成を説明し、ダウンコンパータ25については説明を省略する。

5 このダウンコンバータ24は、6 [V]の正側電源VDD2及び0 [V]の負側電源VSSにより動作するインバータ41、このインバータ41の負側レベルを-3 [V]に立ち下げるレベルシフタ42、6 [V]の正側電源VDD2及び-3 [V]の負側電源VSS2により動作してこのレベルシフタ42の出力をバッファリングして出力するインバータ43及び44の直列回路、3 [V]の正側10 電源VDD1及び0 [V]の負側電源VSSにより動作してインバータ44の出力の反転信号を出力するインバータ45により構成され、これらにより奇数列及び偶数列の階調データDod及びDevを元の振幅により出力する。

具体的に、レベルシフタ42は、PチャンネルMOSトランジスタQ11、N チャンネルMOSトランジスタQ12の直列回路、PチャンネルMOSトランジスタQ13、NチャンネルMOSトランジスタQ14の直列回路がそれぞれ6[ V]の正側電源VDD2、一3[V]の負側電源VSS2に接続されて、PチャンネルMOSトランジスタQ11及びQ13のドレイン出力がそれぞれNチャンネルMOSトランジスタQ14及びQ12のゲートに接続される。またインバータ41の出力が、直接PチャンネルMOSトランジスタQ11に入力され、またインバータ47を介して他方のPチャンネルMOSトランジスタQ13に入力される。レベルシフタ42は、PチャンネルMOSトランジスタQ13のドレイン出力をバッファ48を介して出力し、これにより階調データDod及びDevをレベルシフトさせて出力するようになされている。

### 25 (3) 実施例1の動作

以上の構成において、この液晶表示装置11では(第8図)、ラスタ走査順に入力される階調データD1が、シリアルパラレル変換回路16により偶数列及び奇数列の階調データDod及びDevに分離され、この偶数列及び奇数列の階調データDod及びDevにより水平駆動回路150及び15Eでそれぞれ表示部

12の偶数列及び奇数列の信号線が駆動される。またこの階間データD1に対応するタイミング信号により垂直駆動回路13で表示部12のゲート線を駆動することにより、このようにして水平駆動回路150及び15Eで信号線が駆動されてなる表示部12の画素がライン単位で順次選択され、これらにより配線パターンを効率良くレイアウトして高精細に画素を配置してなる表示部12に階間データD1による画像が表示される。

液晶表示装置11においては、この階調データD1を2系統の階調データDod及びDevに分離する際に(第9図)、レベルシフタ21により階調データD1の振幅が拡大されて2系統のデータに分離され、これにより表示部12の解像度に対応した高転送レートによる階調データD1が確実に2系統の階調データDod及びDevに分離される。

10

25

この処理において、この液晶表示装置11では、ラッチ回路22、23で交互に階調データD1をラッチして2系統の階調データDod及びDevに分離することにより、またこのシリアルパラレル変換回路16を含む駆動回路が表示部12の絶縁基板であるガラス基板上に一体に形成されて、低温ポリシリコンにより作成されていることにより、階調データの各ビットが長時間、Lレベルに保持されると、続く論理レベルの立ち上がりの後の立ち下がりで遅延時間が大きくなり、これによりラッチ回路22、23で正しく階調データD1をラッチできなくなる。またこのような論理レベルの立ち上がりにおいては、これとは逆に、遅延時間が短くなり、この場合も、条件によってはラッチ回路22、23で正しく階調データD1をラッチできなくなる。

このためこの実施例では、レベルシフタ21の出力段に設けられたオア回路27により、このように一定の周期で、一定期間の間、一定の論理レベルに保持される休止期間を有する入力データである階調データに対して、この休止期間である水平ブランキング期間の間の所定のタイミングで、この一定の論理レベルとは逆の論理レベルによるダミーデータDDが階調データD1に介挿される(第5図及び第6図)。

その結果、この液晶表示装置11では、何らダミーデータDDを介挿しない場合に比して、水平ブランキング期間に続く論理レベルの立ち上がりにおいて、遅

延時間の変化を解消し得、他のデューティー比50 [%] により論理レベルが反転している期間と同様の遅延時間を確保することができる。これによりこの実施例では、TFT等による論理回路において遅延時間の変化を有効に回避することができる。またビデオデータのデータ処理回路である液晶表示装置において、このような遅延時間の変化による誤った階調による表示を有効に回避することができる。

すなわちこれにより液晶表示装置11では、垂直ブランキングに続く論理レベルの立ち上がりに関して、ラッチ回路22、23に入力する階調データD1の切り換わりに係る遅延時間の変化を補正し得、これによりラッチ回路22、23に10 おいて、有効映像期間における場合と同様のタイミングにより階調データD1をサンプリングして2系統の階調データDod及びDevに正しく分離することができる。従って垂直ブランキング期間VBLの立ち上がりに対応する画素を正しい階調により表示することができる。また黒レベルが数ライン連続して白レベルに立ち上がるような場合、さらには複数ビットの特定ビットが数ライン連続して15 Lレベルに保持されて立ち上がるような場合でも、正しく入力データD1をラッチし得、これにより液晶表示装置に適用して各画素の階調を正しく表示することができる。

なおこのような遅延時間に係る補正にあっては、水平駆動回路15O及び15 Eにおけるラッチの処理においても、各ラッチ処理における時間軸方向のマージ 20 ンを拡大することができ、これによってもこの液晶表示装置11では、安定に動 作して所望する画像を確実に表示できるようになされている。

#### (4)実施例1の効果

25

以上の構成によれば、入力データである階調データD1にダミーデータDDを 介挿して階調データD1の論理レベルを強制的に切り換えることにより、TFT による論理回路において遅延時間の変化を有効に回避することができる。これに よりビデオデータの処理に適用してビデオデータを正しく処理し得、液晶表示装 置においては、正しい階調により所望する画像を表示することができる。

またビデオデータである階調データの処理において、水平ブランキング期間で ダミーデータDDを介挿することにより、垂直ブランキング期間の直後における

論理レベルの立ち上がり、数ラインの期間の間、論理レベルが立ち下がった直後の論理レベルの立ち上がり等において、遅延時間の変化を補正して正しくビデオデータを処理することができる。

### 5 (5) 実施例 2

ところで上述の実施例1においては、休止期間にダミーデータを介揮すれば、 TFT等の論理回路における遅延時間の変化を防止することができるとの知見に 基づき、水平プランキング期間にダミーデータを介揮し、水平プランキング期間 に続く論理レベルの立ち下がりに係る遅延時間の増大を防止するようにしたもの 10 である。

これに対して上述の遅延時間補正原理で述べたように、TFTの論理回路における論理レベルの立ち上がりにおいては、このような論理レベルの立ち下がりとは逆に、直前で、一定期間、入力データの論理レベルが一定値に保持されると遅延時間が減少し、休止期間にダミーデータを介挿する構成にあっては、このような遅延時間の減少に係る遅延時間の変動についても防止することができる。

これらの認識に基づいて実施例1に係る構成による効果を改めて検証すべく、 第9図の構成においてリセットパルスHDrstの供給を中止することによりダ ミーデータの介挿を中止し、黒色に縁取りして正方形形状により白色を表示した ところ、第12図において矢印Aにより示すように、この正方形形状による白色 20 の領域が走査開始端側で水平方向に1画素分飛び出して表示された。

またこの状態で、サンプリングパルス s p をトリガにしてオア回路 2 7 の出力 データ D 2 7 を詳細に波形観測したところ、この水平方向に 1 画素分、飛び出し てなる箇所では、論理レベルの立ち上がるタイミングが進み、これにより本来、 論理レベルが L レベルによりラッチされるべき直前画素が、続く画素の論理 H レベルによりラッチされていることが判った。

しかしてこのことから、入力データD1を切り換えて波形観測したところ、第 13図に示すように、長期間、入力データの論理レベルが一定値に保持された場合、続く画素 j + 1に対応する論理レベルの立ち上がりにおいては、その立ち上がりのタイミングだけが進み、立ち下がりのタイミングにあっては、何ら変化し

ていないことが確認された(第13図(B1)~(C2))。なおこの第13図において、符号2spは(第13図(A))、ラッチ回路22、23に入力されるラッチパルスsp、xspの2倍の周期によるこれらラッチパルスsp、xspの生成基準信号である。

- 5 これにより第9図に示す構成にあっては、休止期間にダミーデータを介挿して TFTの論理回路における遅延時間の変化を防止する構成ではあるものの、この 遅延時間の変化が論理レベルの立ち下がりに係る遅延時間の増大によるものでは なく、論理レベルの立ち上がりに係る遅延時間の減少によるものであることが判 った。
- 10 これによりこの実施例によれば、遅延時間補正原理で述べたように、論理レベルの立ち上がりに係る遅延時間の減少による遅延時間の変化についても、確実に防止できることを確認することができた。

### (6) 他の実施例

15 なお上述の実施例においては、レベルシフタの出力段でダミーデータを介挿する場合について述べたが、本発明はこれに限らず、さらに髙速度で階調データを 処理する場合に、レベルシフタにおける遅延時間の変化まで問題となる場合には 、レベルシフタの入力側でダミーデータを介挿するようにしてもよい。

また上述の実施例においては、水平プランキング期間にダミーパルスを介挿す 20 る場合について述べたが、本発明はこれに限らず、必要に応じて垂直ブランキン グ期間に介挿するようにしてもよい。

また上述の実施例においては、本発明を液晶表示装置に適用して階調データの 処理において遅延時間を補正する場合について述べたが、本発明はこれに限らず 、種々のビデオデータの処理回路に広く適用することができる。

25 また上述の実施例においては、本発明をビデオデータの処理回路に適用した場合について述べたが、本発明はこれに限らず、種々のデータ処理回路において、 遅延時間を補正する場合に広く適用することができる。

また上述の実施例においては、低温ポリシリコンによる能動素子による液晶表示装置に本発明を適用する場合について述べたが、本発明はこれに限らず、高温

ポリシリコンによる能動素子による液晶表示装置、CGS (Continuous Grain Si licon) による能動素子による液晶表示装置等、各種の液晶表示装置、さらにはE L (Electro Luminescence) 表示装置等、種々のフラットディスプレイ装置、さらには種々の論理回路に広く適用することができる。

5

# 産業上の利用可能性

本発明は、例えば絶縁基板上に駆動回路を一体に形成した液晶表示装置に適用することができる。

# 請求の範囲

- 1. 一定の周期で、一定期間の間、一定の論理レベルに保持される休止期間を有する入力データを処理するデータ処理回路に対して、
- 5 前記休止期間の間の所定のタイミングで、前記入力データに前記一定の論理レベルとは逆の論理レベルによるダミーデータを介揮する
- 2. 一定の周期で、一定期間の間、一定の論理レベルに保持される休止期間を有10 する入力データを処理するデータ処理回路において、

前記休止期間の間の所定のタイミングで、前記入力データに前記一定の論理レベルとは逆の論理レベルによるダミーデータを介揮する ことを特徴とするデータ処理回路。

15 3. 前記入力データがビデオデータであり、

ことを特徴とする遅延時間補正回路。

前記休止期間が、水平プランキング期間又は垂直プランキング期間である ことを特徴とする請求の範囲第2項に記載のデータ処理回路。

- 4. マトリックス状に画素を配置してなる表示部と、
- 20 前記表示部の画素をゲート線により順次選択する垂直駆動回路と、

前記画素の階調を示す階調データを順次サンプリングしてアナログ信号に変換し、前記表示部の信号線を前記アナログ信号により駆動することにより、前記ゲート線により選択された画素を駆動する水平駆動回路とを一体に基板上に形成してなるフラットディスプレイ装置において、


25 前記階調データの水平プランキング期間の間の所定のタイミングで、前記階調 データに前記水平プランキング期間の論理レベルとは逆の論理レベルによるダミ ーデータを介挿して前記階調データを処理する

ことを特徴とするフラットディスプレイ装置。


5. 低温ポリシリコンにより前記階間データを処理する能動素子が形成されてなる

ことを特徴とする請求の範囲第4項に記載のフラットディスプレイ装置。


5 6. CGSにより前記階調データを処理する能動素子が形成されてなる ことを特徴とする請求の範囲第4項に記載のフラットディスプレイ装置。




第1図




第2図




第3図




第4図




第5図




第6図





第7図







第9図







第12図



第13図

## 符号の説明

1、21、42……レベルシフタ、4、27……オア回路、11 ……液晶表示装置、12……表示部、13……垂直駆動回路、14 ……タイミングジェネレータ、150、15E……水平駆動回路、 16……シリアルパラレル変換回路、22、23……ラッチ回路、 24、25……ダウンコンバータ、31~37、41、43~47 ……インバータ、38、48……バッファ、Q1~Q14……トランジスタ

# INTERNATIONAL SEARCH REPORT

International application No.

		PCT	/JP2004/011029	
A. CLASSIFICA	TION OF SUBJECT MATTER			
Int.Cl'	G09G3/36, 3/20			
According to Int.			1	
According to Inte	mational Patent Classification (IPC) or to both national	classification and IPC	į	
B. FIELDS SEA	RCHED			
Minimum docum	entation searched (classification system followed by class	sification symbols)		
Int.Cl7	G09G3/36, 3/20	•		
<u> </u>				
Titem no	earched other than minimum documentation to the extent Shinan Koho 1926-1996 Jit			
		suyo Shinan Toroku Ko		
	Cadyo Similari NORO 1971-2004 101	oku Jitsuyo Shinan Ko	ho 1994-2004	
Electronic data be	ase consulted during the international search (name of da	ta base and, where practicable, se	earch terms used)	
		•		
C DOCLINATION	C CONCIDED TO BE BELLEVIO	<del> </del>		
C. DOCUMENT	S CONSIDERED TO BE RELEVANT			
Category*	Citation of document, with indication, where app	ropriate, of the relevant passages	Relevant to claim No.	
A		ectric Industrial	1-6	
	Co., Ltd.),	recerte industrial	10	
ļ	23 October, 1998 (23.10.98),		l l	
	Par. Nos. [0008] to [0012]; Fi	igs 1 to 3	1	
	(Family: none)		İ	
	(		(	
A	JP 9-18807 A (Matsushita Elec	ctric Industrial	1-6	
	Co., Ltd.),			
	17 January, 1997 (17.01.97),			
	Par. Nos. [0013] to [0019]; Fi	igs. 1 to 2		
1	(Family: none)	_	i	
A	JP 2002-189456 A (Fujitsu Ltd	i.),	1-6	
	05 July, 2002 (05.07.02),			
	Par. Nos. [0037] to [0089]; F:	igs. 7 to 20	į į	
	& US 2002/0118152 A1			
<u> </u>				
Further doc	cuments are listed in the continuation of Box C.	See patent family annex.		
	gories of cited documents:	"T" later document published afte	r the international filing date or priority	
	efining the general state of the art which is not considered	date and not in conflict with t	he application but cited to understand	
1	icular relevance	the principle or theory underly	_	
filing date	cation or patent but published on or after the international		nce; the claimed invention cannot be be considered to involve an inventive	
"L" document v	hich may throw doubts on priority claim(s) or which is	step when the document is tal		
l cited to est	ablish the publication date of another citation or other on (as specified)		nce; the claimed invention cannot be	
l	eferring to an oral disclosure, use, exhibition or other means	considered to involve an in combined with one or more o	ventive step when the document is the such documents, such combination	
"P" document p	ublished prior to the international filing date but later than	being obvious to a person ski	lled in the art	
the priority	date claimed	"&" document member of the sam	e patent family	
<u> </u>	<del>,</del>		<del>~~</del>	
Date of the actual completion of the international search  Date of mailing of the international search report				
09 September, 2004 (09.09.04) 22 November, 2004 (22.11.04)				
Name and mailing address of the ISA/  Authorized officer				
Japanese Patent Office				
Facsimile No. Telephone No.				
Form PCT/ISA/210 (second sheet) (January 2004)				

# INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/011029

		PCT/JP20	04/011029
C (Continuation)	DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant	ant passages	Relevant to claim No.
A	JP 5-94156 A (Hitachi, Ltd.), 16 April, 1993 (16.04.93), Par. Nos. [0034] to [0037]; Fig. 9 (Family: none)		1-6
A	JP 9-212138 A (Sharp Corp.), 15 August, 1997 (15.08.97), Par. Nos. [0062] to [0099]; Figs. 1 to 30 (Family: none)	)	1-6
A	JP 2001-109438 A (Toshiba Corp.), 20 April, 2001 (20.04.01), Par. Nos. [0042] to [0046]; Figs. 1 to 2 (Family: none)		1-6
,			
		,	
	_		
	•		

発明の属する分野の分類(国際特許分類(IPC)) Int. Cl' G09G 3/36, 3/20

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int.Cl' G09G 3/36, 3/20

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926-1996年

日本国公開実用新案公報 1971-2004年

日本国與用新案登録公報 1996-2004年

日本国登録実用新案公報 1994-2004年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連する	らと認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A .	JP 10-285428 A(松下電器産業株式会社) 1998.10.23,段落【0008】-【0012】, 【図1】-【図3】(ファミリーなし)	1-6
A	JP 9-18807 A (松下電器産業株式会社) 1997.01.17,段落【0013】-【0019】, 【図1】-【図2】 (ファミリーなし)	1-6

# |X|| C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- \* 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

22.11.2004 国際調査を完了した日 国際調査報告の発送日 09.09.2004 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 2 G 9308 日本国特許庁 (ISA/JP) 西島 篤宏 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3225

	国際調査報告 国際出願番号 PCT/JP20	04/011029	
こ (続き) .	関連すると認められる文献		
用文献の  アゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
A	JP 2002-189456 A (富士通株式会社) 2002.07.05,段落【0037】-【0089】, 【図7】-【図20】 & US 2002/0118152 A1	1-6	
A	JP 5-94156 A (株式会社日立製作所) 1993.04.16,段落【0034】-【0037】, 【図9】 (ファミリーなし)	1-6	
A	JP 9-212138 A (シャープ株式会社) 1997.08.15,段落【0062】-【0099】, 【図1】-【図30】 (ファミリーなし)	1-6	
A	JP 2001-109438 A (株式会社東芝) 2001.04.20,段落【0042】-【0046】, 【図1】-【図2】 (ファミリーなし)	1-6	
	•		
		·	
	·	,	
	·		